IPSOARは業(yè)界で競爭力の高いmemory compiler製品を提供しています。全手作業(yè)でmemory compiler製品を作って、お客様の面積、スピード、パワーの極致の要求を満たして、お客様の製品競爭力を高めることを助けます。

IPSOAR memory compilerは特別な低パワー設計方案を通じて、靜態(tài)漏れ電流は同業(yè)他社と比べて30~50%下げた。同時に三つの低パワーモード（Nap、Retention、Power down）をサポートして、お客様の異なる低パワーモードの要求を満足させます。

IPSOAR memory compilersはdatasheet、verilog behavior mode、liberty model、P&R model、DFT modelなどの業(yè)界をリードするEDAモデルを提供しています。

プロセスノードが0.18 umから7 nmまでの先進プロセスプラットフォームの製品を提供することができます。

ハイライト:

● 歩留り向上のためのプロセス変動許容設計手法

● 重大なDFM則を考慮した歩留り向上のためのメモリハード故障の低減

● スタンバイ電流を低減するための自動漏れ電流制御技術

● 完全にカスタマイズし、最小面積を取得するレイアウトを最適化

● 超高速メモリコンパイラエンジンMeminderとRDQUO ;メモリインスタンスを高速生成するには

成果物:

● Verilogタイミング/シミュレーションモデル

● VHDLタイミング／シミュレーションモデル

● LVSのためのスパイスレベルネットリスト

● レイアウトデータベース

● 物理ビットマップサポート

● タイミング/パワー/ノイズリバティモデル

● P & Rモデル

● メモリBISTモデル

畫像の可視化畫面: